# BEST AVAILABLE COPY

### PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10-283934

(43) Date of publication of application: 23.10.1998

(51)Int.CI.

H01J 11/00 G09G 3/28

(21)Application number: 09-099751

(71)Applicant: PIONEER ELECTRON CORP

(22)Date of filing:

02.04.1997


(72)Inventor: TOKUNAGA TSUTOMU

NOZU MITSUTAKA

### (54) SURFACE DISCHARGE TYPE PLASMA DISPLAY PANEL, AND ITS DRIVING METHOD (57)Abstract:

PROBLEM TO BE SOLVED: To improve high fineness and display quality, by arraying first and second maintaining electrodes so that an arrangement relation to a discharge gap can be alternately replaced every one line, and arranging the first maintaining electrode in common to an adjoining display line, to protrude the surface of a dielectric layer on a metallic film to another portion.

SOLUTION: A maintaining electrode, constituted of first and second maintaining electrodes X and Y (arranged with a discharge gap G nipped every display line), is formed on the inner side of a base plate 1 on a display surface side. The maintaining electrodes X1, 2 and X3, 4, thereto a driving signal is supplied, are arranged in common between the adjoing maintaining electrodes Y1 and Y2, and Y3 and Y4 of the maintaining electrode Y. The maintaining electrodes X and Y are composed of a transparent electrode 2 and a bus electrode 3 composed of a metallic film. A dielectric layer 4 protrudes a portion



corresponding to the width of the bus electrode 3. Parasitic capacity is decreased, discharge starting voltage is increased, and the expansion of electric discharge in a vertical direction is restrained.

#### **LEGAL STATUS**

[Date of request for examination]

15.03.2002

[Date of sending the examiner's decision of

rejection

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3608903

[Date of registration]

22.10.2004

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19) 日本国特許庁(JP)

# (12) 公開特許公報(A)

### (11)特許出願公開番号

## 特開平10-283934

(43)公開日 平成10年(1998)10月23日

(51) Int.Cl. <sup>6</sup>	識別記号	FI		
HO1J 11/00	•	H01J	11/00	K
G 0 9 G 3/28		G09G	3/28	H
				E

#### 窓舎請求 未請求 請求項の数5 FD (全6頁)


		<b>審查</b> 爾 求	木明水 明氷頃の数5 ドリ (主 0 貝)		
(21)出願番号	特願平9-99751	(71)出願人	000005016 パイオニア株式会社		
(22) 出願日	平成9年(1997)4月2日	(72)発明者	東京都目黒区目黒1丁目4番1号 (72)発明者 徳永 勉 山梨県中巨摩郡田富町西花輪2680番地 パ イオニア株式会社甲府プラズマパネルセン ター内		
		(72)発明者	野津 光孝 山梨県中巨摩郡田富町西花翰2680番地 パ イオニア株式会社甲府プラズマパネルセン ター内		

### (54) [発明の名称] 面放電型プラズマディスプレイパネル及びその駆動方法

#### (57)【要約】

【課題】 高精細化及び表示品質の向上を図る面放電型 PDPとその駆動方法。

【解決手段】 表示面側の基板上に放電ギャップを挟んで配置された第1及び第2の維持電極と、これを被覆する誘電体層とを有し、表示面側の基板と放電空間を挟んで対向する背面側の基板上に維持電極対と直交する方向に配列され各交差部にて放電セルを形成するアドレス電極とを有し、維持電極対は、透明導電膜の放電ギャップから離れた位置に積層された金属膜とから構成される面放電型PDPであって、第1及び第2の維持電極は、放電ギャップに対する配置関係が1ライン毎に交互に入れ替わるように配列されると共に第1の維持電極は隣接する表示ラインに対して共通に配置され、金属膜上の誘電体層の表面は他の部分に対して突出していることを特徴とする。



#### 【特許請求の範囲】

【請求項1】 表示面側の基板上に、表示ライン毎に放電ギャップを挟んで配置された第1及び第2の維持電極と、前記第1及び第2の維持電極を被覆する誘電体層とを有し、前記表示面側の基板と放電空間を挟んで対向する背面側の基板上に第1及び第2の維持電極と直交する方向に配列され各交差部にて放電セルを形成するアドレス電極とを有し、前記第1及び第2の維持電極は、各々透明導電膜と前記透明導電膜の前記放電ギャップから離れた位置に積層された金属膜とから構成されてなる面放 10 電型プラズマディスプレイパネルであって、

前記第1及び第2の維持電極は、前記放電ギャップに対する配置関係が1ライン毎に交互に入れ替わるように配列されると共に前記第1の維持電極は隣接する表示ラインに対して共通に配置され、前記金属膜上の前記誘電体層の表面は、他の部分に対して突出していることを特徴とする面放電型プラズマディスプレイパネル。

【請求項2】 前記背面側の基板の内面に、前記放電空間を前記第1及び第2の維持電極の延長方向に沿って前記放電セル毎に区画する平面形状がストライプ状の隔壁 20を有してなることを特徴とする請求項1記載の面放電型プラズマディスプレイパネル。

【請求項3】 前記第1及び第2の維持電極は、前記放電セル毎に前記放電ギャップを介して互いに対向する突出部を有してなることを特徴とする請求項1又は2記載の面放電型プラズマディスプレイパネル。

【請求項4】 前記突出部は、前記放電ギャップ近傍の幅広部とそれに続く幅狭部とから構成されてなることを特徴とする請求項3記載の面放電型プラズマディスプレイパネル

【請求項5】 請求項1乃至4記載の面放電型プラズマディスプレイパネルの駆動方法であって、

前記第1及び第2の維持電極の間にリセットパルスを印加してパネルの全面又は一部の領域の全放電セルを放電をさせ壁電荷を形成するリセット期間と、表示データに応じて点灯及び消灯画素を選択するアドレス期間と、前記第1及び第2の維持電極に交互に放電維持パルスを印加して前記点灯及び消灯画素を維持する維持放電期間とを用いて表示を行うと共に前記リセットパルスは前記放電維持パルスに比して十分長い時定数を有することを特徴とする面放電型プラズマディスプレイパネルの駆動方法

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、面放電型プラズマディスプレイパネル(PDP)及びその駆動方法に関する。

#### [0002]

【従来の技術】面放電型PDPは、表示の1ライン

(行) に対応した対となる維持電極X、Yを同一基板上

に隣接配置したPDPである。従来の面放電型PDPでは、維持電極X、Yが交互に配置された電極構成となっている。このような電極構成では、ライン間においても寄生容量が存在し維持電極Xと維持電極Yが隣り合うので、ライン間に電位差が生じ、またライン間に寄生容量が存在する。従って、ライン間での不要な面放電を防止すると共に消費電力の増大を招くライン間の寄生容量を低減するために、ライン間の電極間隔を十分大きくとる必要があり、このため、ラインピッチの縮小による高精細化が困難であった。

【0003】最近、このような問題を解決するために図4に示すように、維持電極X、Yを放電ギャップGに対する配置関係が1ラインL毎に交互に入れ替わるように配列すると共に同一の駆動信号が供給される維持電極X1、2とX3、4を、ラインL毎に順次選択駆動される維持電極Yの相隣る2本の維持電極(Y1とY2、Y3とY4)間に共通に配置する電極構成が提案されている。ここで、維持電極X、Yは、表示面側の基板に配置され、透明導電膜からなる透明電極2とその導電性を補うために積層された金属膜からなるバス電極3とで構成され、誘電体層で覆われている。

【0004】かかるPDPの駆動に際し、単位表示期間は、一斉リセット期間、アドレス期間、維持放電期間及び壁電荷消去期間に分離され、図5に示すように、一斉リセット期間では維持電極X、YにリセットパルスRPx、RPyを印加して全放電セルを一旦放電させ初期化し、アドレス期間では選択書込みアドレス法又は選択消去アドレス法によってアドレス電極に表示データパルスDPを印加すると共に維持電極Yに走査パルスSPを印加して1ラインずつ順に点灯すべき放電セルのみに壁電荷を蓄積させ、続く維持放電期間では、全ライン同時に各維持電極X、Yに対して各々同位相の放電維持パルスIPx、IPyを交互に印加して維持放電発光を行わせ、壁電荷消去期間では、壁電荷消去パルスEPを維持電極に印加している。

#### [0005]

【発明が解決しようとする課題】上述のように一方の維持電極Xを隣接する表示ラインに対して共通に配置した電極構成では、維持電極Xの本数を半分にすることができ、高精細パネルを得ることができるが、維持電極Xが隣接する2ラインで共通になっているので、隔壁がストライプ状に構成されていると、放電が維持電極Xを介して上方又は下方に広がり上下に隣接する放電セルに飛び移り誤放電が生じやすくなる。また、隣接する維持電極Y間においても、その間隔が狭いと同様に放電が上下に広がり誤放電が生じやすくなる。このような放電が上下に広がることを防止するために隔壁10を
井桁状(格子状)に形成して放電空間を放電セル毎に区画することが考えられるが井桁状の隔壁10を高精度に歩留まり良く形成するのは非常に困難であった。本発明は、上述の問

3

題に鑑みてなされたもので、面放電型プラズマディスプレイパネルの髙精細化及び表示品質の向上を図ることを 目的とする。

#### [0006]

【課題を解決するための手段】請求項1記載の発明は、表示面側の基板上に、表示ライン毎に放電ギャップを挟んで配置された第1及び第2の維持電極と、第1及び第2の維持電極を被覆する誘電体層とを有し、表示面側の基板と放電空間を挟んで対向する背面側の基板上に第1及び第2の維持電極と直交する方向に配列され各交差部にて放電セルを形成するアドレス電極とを有し、第1及び第2の維持電極は、各々透明導電膜と透明導電膜の放電ギャップから離れた位置に積層された金属膜とから構成されてなる面放電型プラズマディスプレイパネルであって、第1及び第2の維持電極は、放電ギャップに対する配置関係が1ライン毎に交互に入れ替わるように配列されると共に第1の維持電極は隣接する表示ラインに対して共通に配置され、金属膜上の誘電体層の表面は、他の部分に対して突出していることを特徴とする。

【0007】請求項2記載の発明は、請求項1記載の面 20 放電型プラズマディスプレイパネルにおいて、背面側の基板の内面に、放電空間を第1及び第2の維持電極の延長方向に沿って放電セル毎に区画する平面形状がストライプ状の隔壁を有してなることを特徴とする。

【0008】請求項3記載の発明は、請求項1又は2記載の面放電型プラズマディスプレイパネルにおいて、第1及び第2の維持電極は、放電セル毎に放電ギャップを介して互いに対向する突出部を有してなることを特徴とする。

【0009】請求項4記載の発明は、請求項3記載の面 30 放電型プラズマディスプレイパネルにおいて、突出部 は、放電ギャップ近傍の幅広部とそれに続く幅狭部とか ら構成されてなることを特徴とする。

【0010】請求項5記載の発明は、請求項1乃至4記載の面放電型プラズマディスプレイパネルの駆動方法において、第1及び第2の維持電極の間にリセットパルスを印加してパネルの全面又は一部の領域の全放電セルを放電をさせ壁電荷を形成するリセット期間と、表示データに応じて点灯及び消灯画素を選択するアドレス期間と、第1及び第2の維持電極に交互に放電維持パルスを40印加して点灯及び消灯画素を維持する維持放電期間とを用いて表示を行うと共にリセットパルスは放電維持パルスに比して十分長い時定数を有することを特徴とする。【0011】

【作用】表示ライン毎に放電ギャップを挟んで配置され各々透明導電膜とそれに積層された金属膜から構成される第1及び第2の維持電極を、放電ギャップに対する配置関係が1ライン毎に交互に入れ替わるように配列すると共に第1及び第2の維持電極の内少なくとも第1の維持電極を隣接する表示ラインに対して共通に配置し、放

電ギャップから離れた位置に積層された金属膜上の誘電体層の表面を他の部分に対して突出させることにより、放電開始電圧を高め上下方向への放電の広がりが抑制される。また、長時定数のリセットパルスを用いることにより、リセット放電を弱め、その後の放電を放電セル中央(放電ギャップ近傍)に集中させることができるので、コントラストが向上でき、上下方向への放電の広がりがより一層抑制される。

#### [0012]

【発明の実施の形態】図1は、本発明の実施形態による面放電型PDPの断面図であり、図2は平面図である。図1及び図2を用いて面放電型PDPの構造を説明する。図1に示すように、表示面側の基板1の内側に、表示ライン毎に放電ギャップGを挟んで配置された第1の維持電極X及び第2の維持電極Yとで構成される維持電極が形成されている。この維持電極X、Yは放電ギャップGに対する配置関係が表示ライン毎に交互に入れ替わるように配列すると共に、同一の後述する駆動信号が供給される維持電極X1、2とX3、4を、表示ライン毎に順次選択駆動される維持電極Yの相隣る2本の維持電極(Y1とY2、Y3とY4)間に共通に配置している。

【0013】また、維持電極X、Yは、透明導電膜からなる透明電極2と、この透明電極2の放電ギャップGから離れた位置に透明電極2の幅よりも狭い範囲に積層された金属膜からなるバス電極3とで構成されている。この維持電極Xを構成するバス電極3の幅W2は、維持電極Yを構成するバス電極3の幅W1に対して略2倍の幅で形成されている。また、維持電極X、Yの表面上には、誘電体層4が形成され、バス電極3の幅に相当する範囲は他の部分に対して突出するように形成されている。即ち、維持電極Xを構成するバス電極3の部分では、幅W2に相当する範囲を他の部分よりも嵩上げしている。

【0014】同様に、維持電極Yを構成するバス電極3に対しても嵩上げが行われ、図1に示すように維持電極Y1及びY4の場合は、幅W1に相当する範囲を嵩上げし、維持電極Y2、3の場合は、維持電極Y2、3のバス電極3を包括する範囲を嵩上げしている。また、図2に示すように維持電極X、Yは、放電セル毎に放電ギャップGを介して互いに対向する突出部を有している。突出部は、放電ギャップG近傍の幅広部とそれに続く幅狭部とから構成されている。上記維持電極X、Yを被覆する誘電体層4に、MgOからなる保護層5が被覆されている。尚、維持電極X、Yは、放電セル毎に放電ギャップGを介して互いに対向するT字状の突出部を有する例を示したが維持電極X、Yの形状はこれに限らず、例えば単に突出部を有するような構成でも良い。

【0015】一方、背面側の基板9の内面上には維持電極X、Yと直交する方向に複数のアドレス電極8が配置

5

され、夫々のアドレス電極8の間をストライプ状の隔壁 (リブ) 10によって分離され、アドレス電極8を被覆 して蛍光体層7が形成されている。また、表示面側の基 板1の維持電極X、Yと背面側の基板9のアドレス電極 8は互いに対向配置され、隔壁10間に設けられた放電 空間6に希ガスを注入し、封入される。上述したよう に、表示面側の基板1の維持電極X、Yと背面側の基板 9のアドレス電極8の交点を中心として画素セル(放電 セルを含む)が形成されるので、面放電型PDPは複数 の画素セルを有し、画像の表示が可能となる。

【0016】図3は図2の電極構造を有するPDPを駆動する駆動波形の一例を示す図(第1の実施形態による駆動方法)である。図3において、先ず、正極性のリセットパルスRPxを全ての維持電極である行電極X1~Xnに印加すると同時に、負電圧のリセットパルスRPyを行電極Y1~Ynの各々に印加する。かかるリセットパルスの印加によりPDP11の全ての行電極対間に放電が生じる。かかる放電により、各画素セル内において荷電粒子が発生し、その放電終息後に壁電荷が蓄積形成される(一斉リセット期間)。ここで、リセットパルスによる放電発光を抑え、コントラストを向上させるために立ち上がり時間の長い(長時定数)パルスを用いている。

【0017】次に、各行毎の画素データに対応した画素

データパルスDP1~DPnを順次、アドレス電極であ

る列電極D1~Dmに印加する。上記画素データパルス DP1~DPnは夫々の印加タイミングに同期して走査 パルスSPを行電極Y1~Ynへ順次印加して行く。こ の際、かかる画素データパルスDP、及び走査パルスS Pが夫々列電極及び行電極に同時に印加された画素セル にのみ放電が生じて、上記一斉リセット期間にて形成さ れた壁電荷の大半が消滅する。一方、走査パルスSPが 印加されたものの画素データパルス D Pが印加されない 画素セルにおいては、上述の如き放電が生じないので、 上記一斉リセット期間にて形成された所望の量の壁電荷 はそのまま残留する。つまり、上記一斉リセット期間に て形成された所望の量の壁電荷は、画素データの内容に 応じて選択的に消去されるのである(アドレス期間)。 【0018】次に、正極性の維持パルスIPxを連続し 40 て行電極X1~Xnの夫々に印加すると共に、かかる維 持パルスIPxの印加タイミングとは、ずれたタイミン グにて正極性の維持パルスIPyを連続して行電極Y1 ~Ynの夫々に印加する。かかる維持パルスが連続して 印加されている期間にわたり上記壁電荷が残留したまま になっている画素セルのみが放電発光を維持する(維持 放電期間)。尚、この維持放電行程において、最初に、 即ち第1番目に行電極に印加される維持パルス I P y、 IPx・・・に比してパルス幅を長めに設定してある が、この理由を以下に説明する。

【0019】放電が生じると、放電空間内にプライミング粒子が発生するが時間が経過すると共に減少していく。プライミング粒子の数が減少するほどパルスの印加から最初の放電が生じるまでの時間(放電形成遅れ時間)及び各画素セルの放電開始時間のバラツキ(放電統計遅れ時間)が増大する。すると、維持放電期間の最初に印加される放電維持パルスで放電が生じなくなり、それ以降印加される放電維持パルスによって放電しない可能性が高くなる。そこで、最初に印加される放電維持パルスより長く、即ち、放電形成遅れ時間、放電統計遅れ時間及び放電そのものに必要な時間の総和より長くすることにより、最初に印加される放電維持パルスで確実に放電を生じさせることが可能となる。

【0020】次に、消去パルスEPを行電極X1~Xnの夫々に印加することにより、行電極X1~Xn及びY1~Yn上に形成された壁電荷を消滅させ、点灯及び消灯画素セルでの壁電荷の状態を略均一にする(壁電荷消去期間)。以上の如く、かかるプラズマディスプレイパネルの駆動方法においては、全行電極に一斉に、立ち上がりが緩やかな波形を有する第1リセットパルスを印加して一斉リセットを実行し、維持放電行程においては第1番目に行電極に印加する維持パルスのパルス幅を長く設定することによって、パネルを発光表示するようにしている。

#### [0021]

【発明の効果】上述したように第1及び第2の維持電極を、放電ギャップに対する配置関係が1ライン毎に交互に入れ替わるように配列し、且つ第1の維持電極を隣接する表示ラインに対して共通に配置し、金属膜上の誘電体層の表面を他の部分に対して突出させる構造を採ることにより、寄生容量が減少し、放電開始電圧を高め上下方向への放電の広がりが抑制される。また、PDPを駆動する際、長時定数のリセットパルスを用いることにより、放電の広がりがより一層抑制することができるので、高精細化及び表示品質の向上を図ることができる。【図面の簡単な説明】

【図1】本発明の実施形態による面放電型PDPの断面図

【図2】本発明の実施形態による面放電型PDPの平面図。

【図3】本発明の実施形態による面放電型PDPを駆動 する駆動波形を示す図。

【図4】従来例における面放電型 P D P の断面図。

【図5】従来例における面放電型PDPを駆動する駆動 波形を示す図。

#### 【符号の説明】

1・・・表示面側の基板

2・・・透明電極

50 3・・・バス電極

4・・・誘電体層

5・・・保護層

O

6・・・放電空間

7・・・蛍光体層

8・・・アドレス電極

9・・・背面側の基板

10・・隔壁(リブ)


11・・面放電型PDP


X、Y・・維持電極

G・・・放電ギャップ


【図1】

【図2】





【図3】



【図4】

